六合彩直播开奖

ニュースリリース - 2017年9月14日

シノプシスとTSMC社 TSMC 40nm eFlashプロセス対応のDesignWareファウンデーションIPの開発で協業

IoTデバイスの電力効率を向上させるTSMC 40LPならびに40ULP eFlashプロセス向けロジック?ライブラリならびにエンベデッド?メモリー

 

概要

  • パワー最適化キット、マルチビット?フリップフロップ、超低リークパワー?スタンダードセルを提供するDesignWare Logic Librariesにより、スレッショルドに近い最小電力での動作が可能に。

  • 先進のパワーマネージメント機能、低リークパワーのペリフェラル?オプション、最小動作電圧を実現する補助回路を提供する高密度DesignWare Embedded Memories。

  • シノプシスのFoundry-Sponsored IP Programの一環として、要件を満たしたライセンシーに無償で提供されるTSMC 40nm LPならびにULP eFlash プロセス対応DesignWare Foundation IP。

 

2017年9月12日 カリフォルニア州マウンテンビュー発 - シノプシス(六合彩直播开奖.、Nasdaq上場コード:SNPS)は本日、TSMC社の40nm ULP eFlashならびに40nm LP eFlashプロセス向けロジック?ライブラリとエンベデッド?メモリーからなるファウンダリ支援DesignWare? Foundation IPの共同開発を発表した。TSMC社の40nm eFlashプロセス向けDesignWare Foundation IPは、IoT機器向けデザインの消費電力削減に有効な独自機能を提供する。ロジック?ライブラリは、リークパワーを最小化するマルチチャネル?ゲート長/超低リークパワー?スタンダードセル、公称電圧の60%というスレッショルドに近い最小電力での動作を実現するパワー最適化キットならびにマルチビット?フリップフロップを提供する。エンベデッド?メモリーは、リークパワー最小化のためのパワーマネージメント機能(ライトスリープ/ディープスリープ/シャットダウン)、最小動作電圧を実現する補助回路を提供する。TSMC社の40nm eFlashプロセス向けDesignWare Foundation IP(DesignWare Logic LibrariesならびにEmbedded Memories)は、シノプシスのFoundry-Sponsored IP Programの一環として提供され、要件を満たした顧客企業に無償でライセンス提供される。

 

TSMC社 デザイン?インフラストラクチャ?マーケティング担当 シニア?ディレクター Suk Lee氏は次のように語っている。「当社は、多岐に渡るTSMCプロセスで実証された高品質なDesignWare IPを提供するためにシノプシス社と長年にわたる協業を重ね、お客様各社の设计目標達成を支援しています。今回のTSMC 40nm eFlashプロセス向けFoundation IP開発は、消費電力と面積を最適化したSoCを可能にするIPの提供に向けたシノプシス社の継続的な投資戦略を象徴するものです」

 

シノプシス IPマーケティング担当副社長 John Koeterは次のように述べている。「当社は、设计者の皆様が開発目標の達成に必要とする性能/消費電力/面積の要件を研究するため、TSMC社と長年にわたって緊密な協業を重ねてまいりました。独自のローパワー機能を提供するTSMC 40nm ULP eFlashならびに40nm LP eFlashプロセス対応DesignWare Logic LibraryならびにEmbedded Memory IPをご活用いただくことにより、设计者の皆様は、さらなる低消費電力化を推し進め、バッテリー駆動時間がより長いIoT機器を実現することが可能となります」

 

提供可能时期

TSMC 40nm ULP eFlashならびに40nm LP eFlashプロセス対応のDesignWare Foundation IPは、シノプシスのFoundry-Sponsored IP Programの一環として、要件を満たした顧客企業に2017年中に無償ライセンス開始を予定している。

 

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック?ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線?無線通信向けインターフェイス(业界標準プロトコル)IP、セキュリティ滨笔、組込みプロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング?キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。
详细情报は/designwareより入手可能。

 

シノプシスについて

六合彩直播开奖.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子设计自動化(EDA)ソリューションならびに半導体设计資産(IP)のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ?ソリューションの分野でも业界をリードしており、世界第15位のソフトウェア?カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)设计者、最高レベルの品質とセキュリティが要求されるアプリケーション?ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。
详细情报は、/ja-jpより入手可能。

 

# # #

 

六合彩直播开奖は、六合彩直播开奖.の登録商標または商標です。

その他の商标や登録商标は、それぞれの所有者の知的财产です。

 

<お问い合わせ先>

日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充

TEL: 03-6746-3940                  FAX: 03-6746-3941