六合彩直播开奖

TSMC社 12nmプロセスでのシノプシス IC Compiler IIの認証が完了

シノプシス?デザイン?プラットフォームのデジタル/カスタム设计ツールの機能強化により商用デザイン?フローが確立

概要

• 罢厂惭颁社の先进の12苍尘プロセスで认証されたシノプシス?デザイン?プラットフォーム。顾客公司の复数の商用デザイン?テープアウト成功で実証。&苍产蝉辫;

• Custom Compiler?向けPDKならびにインデザインRC抽出、DRC/EM解析、カラーリング考慮配線が利用可能に。

2017年9月11日 カリフォルニア州マウンテンビュー発 - シノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、TSMC社が、配置配線ソリューション IC Compiler II ならびにシノプシス?デザイン?プラットフォームの各種ツールによる、同社の12nm FinFETプロセス?テクノロジV1.0プロダクションへの対応を認証したと発表した。複数のテストチップが既に製造完了、商用デザインの適用も進行中であり、今回の認証により、IC CompilerⅡならびにシノプシス?デザイン?プラットフォームの各種ツールのユーザーによる同社プロセス適用への道が開け、この新しいテクノロジ?ノードのメリットを最大限に活用する企業が拡大する。

最先端の12nmスタンダード?セル向け设计メソドロジに対応するため、IC Compiler II ベース设计フロー、スタティック?タイミング解析ツール PrimeTime^?による贰颁翱テクノロジが大幅に强化されている。

16nmベースIPの統合ならびに12nmで可能となるより高性能/高密度な論理機能に対応した完全な设计フローにより、设计者は、最高の生産性でこのプロセス?テクノロジのメリットを最大限活用することが可能となった。シノプシスのフィジカル検証サインオフ?ツール IC Validatorのユーザーは、16nm设计で用いてきた设计環境やメソドロジを継承しつつTSMC社のサインオフ基準にそのまま適合することができる。16nmと12nmの両ノードをサポートするIC Validatorのダブル?パターニング?テクノロジにより、テープアウトまでにかかる期間を最小化することが可能となる。12nm iPDKには、TSMC 12nmプロセスでのCustom Compilerレイアウト?フロー活用に必要となるPCellならびにテクノロジ?データを提供する。

TSMC社　デザイン?インフラストラクチャ?マーケティング担当　シニア?ディレクター　Suk Lee氏は次のように語っている。「当社の最新の12nm FinFETプロセス?テクノロジは、16nm IPの再利用や比類なき低消費電力/高性能/小面積（PPA）といったメリットの提供により、お客様のRoI向上を支援します。シノプシス社との協業により今回の認証を完了できたことは非常に喜ばしいことです。お客様各社におかれましては、このプロセス?テクノロジの活用を進められることを願ってやみません」

シノプシス　デザイン?グループ　プロダクト?マーケティング担当副社長　Bijan Kianiは次のように述べている。「TSMC社との協業により、设计者の皆様は、ますます複雑化するデザインに対して、コスト効果の高いTSMC社のFinFETプロセスと当社ならではの高機能なデザイン?プラットフォームを安心してお使いいただけるようになりました。今回の認証を通過点としてTSMC社との長期にわたる協業関係をさらに深化させ、お客様各社が今後いかなるプロセス?ノードに移行されても业界最高水準の製品開発を実践できる最良の環境をお届けできるよう努めてまいります」

シノプシスについて
六合彩直播开奖.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子设计自動化（EDA）ソリューションならびに半導体设计資産（IP）のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ?ソリューションの分野でも业界をリードしており、世界第15位のソフトウェア?カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）设计者、最高レベルの品質とセキュリティが要求されるアプリケーション?ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。
详细情报は、/ja-jpより入手可能。