六合彩直播开奖

シノプシス、TSMC社の7nm FinFETプロセス対応の多岐に渡るIPをテープアウト

モバイル、車載、ハイパフォーマンス?コンピューティング向けSoCの開発期間を短縮するTSMC 7nmプロセスDesignWareファウンデーションならびにインターフェイス IP

概要

• USB 3.1/2.0、DisplayPort 1.4、PCI Express 4.0/3.1、DDR4、MIPI D-PHY、EthernetのDesignWareインターフェイス PHY IPがTSMC 7nmプロセスでテープアウトを完了。さらに、LPDDR4x、HBM2、MIPI M-PHYのテープアウト工程が進行中。

• TSMC 7nmプロセスでテープアウトを完了したDesignWareファウンデーションIPは、ロジック?ライブラリ、エンベデッド?メモリー、High-Performance Core（HPC）Design Kits。

• 効率的な7nmメモリー?テスト/リペアを実現するSTAR Memory System^TM、SoC向け階層テストを自動化するSTAR Hierarchical System。

2017年9月11日 カリフォルニア州マウンテンビュー発 - シノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、多岐に渡るDesignWare^? Foundation IPならびにInterface PHY IPのTSMC社7nmプロセス?テープアウトを発表した。テープアウトを完了したファウンデーションIPは、ロジック?ライブラリ、エンベデッド?メモリー、エンベデッド?テスト/リペア、インターフェイス PHY IP は、USB 3.1/2.0、USB-C 3.1/DisplayPort 1.4、DDR4/3、MIPI D-PHY、PCI Express^? 4.0/3.1、Ethernetである。さらに、2017年中にLPDDR4x、HBM2、MIPI M-PHYのテープアウト完了を予定している。TSMC 7nmプロセスの活用により、设计者は、16FF+プロセスと比較して最大60%の消費電力削減もしくは35%の性能向上を達成できる。また、シノプシスのTSMC 7nmプロセスIP群の活用により、モバイル、車載、ハイパフォーマンス?コンピューティング向けSoCの消費電力/性能の目標を達成可能となる。

TSMC社　デザイン?インフラストラクチャ?マーケティング担当　シニア?ディレクター　Suk Lee氏は次のように語っている。「当社とシノプシス社は、10年以上の長きにわたり、当社の何世代ものプロセスに対応した高品質なIPの提供で緊密に協業してまいりました。今回シノプシスが達成した多岐に渡るDesignWare Foundation IPならびにInterface PHY IPの当社7nmプロセス?テープアウトは、同社が継続してきたIP開発におけるリーダーシップを実証するものであり、これによりお客様各社では、量産開始までにかかる期間を短縮しつつ、この最新プロセスがもたらす低消費電力/高性能/小面積のメリットを最大限活用することが可能となります」

シノプシス　IPマーケティング担当副社長　John Koeterは次のように述べている。「当社は、100以上ものFinFETプロセスに対応したフィジカルIPの提供で业界をリードしてまいりました。当社は、各世代で最先端のプロセスに対応したIPの開発に巨額の投資を継続しており、お客様各社のSoCの差別化に必要な機能の組込みを支援してまりました。今回達成した各種DesignWare Foundation IPならびにInterface PHY IPのTSMC社7nmプロセス?テープアウトにより、お客様各社におかれましては、SoCへのIP統合リスクを大幅に抑え、開発期間の短縮に向けて確信を持って取り組むことができるようになりました」

提供可能时期

TSMC 7nmプロセス対応のDesignWare Foundation IPならびにInterface PHY IPは、既に提供を開始している。STAR Memory Systemは、TSMC社の全てのプロセスで提供中である。

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック?ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線?無線通信向けインターフェイス（业界標準プロトコル）IP、セキュリティ滨笔、組込みプロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング?キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。
详细情报は/designwareより入手可能。

シノプシスについて
六合彩直播开奖.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子设计自動化（EDA）ソリューションならびに半導体设计資産（IP）のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ?ソリューションの分野でも业界をリードしており、世界第15位のソフトウェア?カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）设计者、最高レベルの品質とセキュリティが要求されるアプリケーション?ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。
详细情报は、/ja-jpより入手可能。