六合彩直播开奖

シノプシス、レイテンシを最大20%削減するDesignWare PCI Express 4.0 IP を提供

概要

• レイテンシを20%、面積を15% 削減するPCI Express PHY ならびにコントローラIP
  
• デザインの坚牢性确保に向けシステム性能评価を行うためのレーン?マージン机能をサポート
  
• エコシステムを通じた仕様準拠性テストにより、インターオペラビリティを确保し滨笔统合リスクを削减
  
• 6月28～29日にカリフォルニア州サンタクララで開催されるPCI-SIG DevCon にてデモ公開
  

2016年6月21日 カリフォルニア州マウンテンビュー発 – シノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、DesignWare^? PHY and Controller IP Solution for PCI Express^? 4.0 のエンハンスメント?バージョンを発表した。既存バージョン比で、レイテンシを最大20%、面積を15%削減する。このPCI Express PHY ならびにコントローラIP は、レーン?マージン機能をサポートしているため、システム设计者は、性能ばらつきに対する査定を行いデザインの堅牢性を強化することができる。PCI Express 4.0 最新仕様に準拠し、インターオペラビリティは実証済みであり、クラウド?コンピューティングや車載アプリケーションに求められる厳格な要件にも対応できる。

Teledyne LeCroy 社 プロダクト?マーケティング?マネージャー John Wiedemeier 氏は次のように語っている。「シノプシス社のDesignWare PHY and Controller IP for PCI Express 4.0 は、近く発表される予定のPCIe 4.0 仕様への準拠性チェックのためのTeledyne LeCroy Summit Z416 Protocol Analyzer/Exerciser を使ったインターオペラビリティ?テストを完了しています。これはすべての设计者、エコシステム関係者にとって非常に重要なポイントで、DesignWare IP が期待通りの機能を提供し、最新のPCI Express 仕様を満たしていることによって、開発リスクを最小化し開発期間を短縮することが可能となります」

PCI Express 2.0 から3.0 への移行の際には、スピード向上/プロトコル変更/新しいイコラーゼイション?スキームなどのため、デザインが複雑になりシリコンで所定の性能を確保しにくいという問題が発生した。シノプシスのPCI Express IP は、PCI Express 4.0 への移行を容易にし、性能の結果予測性を向上させ、设计者による性能分析やシリコン?バリデーションを可能とするため、シリコンテストのための幅広いエラー注入ならびにデバッグ機能、アット?スピードの製造テストのためのビルトイン?セルフ?テスト（BIST）機能やATEテスト?ベクターを提供している。さらに、シノプシスが提供しているPCI Express 4.0 向けIP Prototyping Kit ならびにIP Virtualizer Development Kit を活用することにより、SoC とそのソフトウェアの開発スピードを上げることができる。

シノプシス IP&プロトタイピング　マーケティング担当副社長 John Koeter は次のように述べている。「お客様各社では、大量のデータ処理が必要な最先端クラウド?コンピューティング?アプリケーションに対応するため、厳しい性能/面積の目標の達成に取り組み続けておられます。レイテンシと面積を大幅に削減するシノプシスのPCI Express IP ソリューションをご活用いただくことにより、设计者の皆様は、重要な设计目標を達成し製品差別化を実現することが可能となります」

提供开始时期
DesignWare IP Solution for PCI Express は、65nm～10nm FinFET のプロセスに応じて2.5GT/s～16GT/s のデータ転送レートをサポートしており、既に提供を開始している。IP Prototyping Kit、ソフトウェア開発キット、PCI Express 4.0 検証用滨笔&苍产蝉辫;も既に提供を开始している。

2016年6月28～29日カリフォルニア州サンタクララで開催されるPCI-SIG DevCon でのシノプシス講演ならびにデモの詳細は http://www.synopsys.com/IP/Pages/pci-sig-developers-conference-2016.aspx&苍产蝉辫;より入手可能。

DesignWare IP について
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIP のリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP 群は、、ロジック?ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線/無線インターフェイス（业界標準プロトコル）IP、セキュリティ滨笔、組込みプロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Accelerated イニシャ　ティブは、IPプロトタイピング?キット、IP 向けソフトウェアの開発キット、IP サブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに　提供されているため、设计者は、IP のSoC への統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designware&苍产蝉辫;より入手可能。

シノプシスについて
六合彩直播开奖.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子设计自動化（EDA）ソリューションならびに半導体设计資産（IP）のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ?ソリューションの分野でも业界をリードしており、世界第15 位のソフトウェア?カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）设计者、最高レベルの品質とセキュリティが要求されるアプリケーション?ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。