六合彩直播开奖

シノプシス、叁重富士通セミコンダクターの40苍尘ローパワー?プロセス向けのロジック?ライブラリとエンベデッド?メモリーの提供を开始

三重富士通セミコンダクターのプロセスでモバイル / コンシューマ向けSoC を開発する设计者に 高性能かつ低消費電力のファウンデーションIPを提供

概要

• シノプシスのFoundry Sponsored IP プログラムを通じ、シノプシスの幅広いDesignWare Logic Library ならびにEmbedded Memory IP 製品群を提供
  
• DesignWare Logic Library ならびにEmbedded Memory IP を追加コストなしで使用できるFoundry Sponsored IP プログラム
  
• 动作性能を维持しつつ消费电力を半减できる叁重富士通セミコンダクターの40尝笔プロセス?テクノロジ（同社の既存のプロセス?テクノロジ比）
  
• リーク電流とダイナミック電流を抑制しつつ高い動作性能を実現するシノプシスの幅広いDesignWare Logic Library ならびにEmbedded Memory IP
  

2015年9月1日 カリフォルニア州マウンテンビュー発 – シノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、三重富士通セミコンダクター株式会社（以下、三重富士通セミコンダクター）の40nmローパワー（LP）プロセス向けのDesignWare Logic LibraryならびにEmbedded Memory IP の提供開始を発表した。シノプシスのFoundry Sponsored IP プログラムを通じて提供されるこれらの製品群により、设计者は、DesignWare Logic Library ならびにEmbedded Memory IP を追加コストなしで使用できる。

三重富士通セミコンダクター　取締役執行役員（開発担当） 千々岩雅弘氏は次のように語っている。「当社の40LP プロセス向けのDesignWare Logic Library ならびにEmbedded Memory IP により、両社共通のお客様各社では、设计リスクを削減することができるようになります。当社の40LP プロセスとシノプシス社の幅広いロジック?ライブラリならびにエンベデッド?メモリー製品群の組み合わせにより、设计者の皆様は、SoC 设计期間を短縮し、短期間での量産立ち上げが可能となります」

DesignWare Logic Library は、ロング?チャネルの9トラック?ハイデンシティ?ライブラリならびに12トラック?ハイスピード?ライブラリと、消費電力削減のためのパワー?オプティマイゼーション?キットを提供している。これにより、设计者は、動作性能と消費電力の最善の組み合わせを実現するためにSoC 全体を最適化することができる。高密度?低電圧のDesignWare Embedded Memory は、ライト?スリープ/ディープ?スリープ/データ保持シャットダウンなどのパワー?マネージメント?モードを提供しているため、厳しい消費電力目標をクリアして製品のバッテリー駆動時間を延ばすことができる。

シノプシス　IP&プロトタイピング　マーケティング担当副社長　John Koeter は次のように述べている。「当社は、フィジカルIP のリーディング?カンパニーであり、设计者の皆様が、開発対象のアプリケーション?ニーズに最適なプロセス?テクノロジで设计できるよう、幅広いプロセスをサポートしたシリコン実証済みIP をご提供しております。三重富士通セミコンダクター様の40LP プロセス向けのDesignWare Logic Library ならびにEmbedded Memory IP の提供により、设计者の皆様は、必要な消費電力性能を組み込みんだ上で、モバイル/コンシューマ向けSoC の差別化自体に注力し、かつ開発リスクを低減させることができます」

提供时期 
三重富士通セミコンダクター 40LPプロセス向けDesignWare Logic Library ならびにEmbedded Memory IP は、既に提供を開始している。シノプシスのFoundry Sponsored IP プログラムを通じて提供するため、追加コストは発生しない。

DesignWare IP について 
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプ シスの多岐にわたるDesignWare IP群は、ロジック?ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線?無線通信向けインターフェイス（业界標準プロトコル）IP、セキュリティ滨笔、組込みプロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング?キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場 投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designware&苍产蝉辫;より入手可能。

シノプシスについて 
六合彩直播开奖.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子设计自動化（EDA）ソリューションならびに半導体设计資産（IP）のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ?テストの分野でもCoverityソリューションで业界をリードしており、世界第16位のソフトウェア?カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）设计者、最高レベルの品質とセキュリティが要求されるアプリケーション?ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。