六合彩直播开奖

シノプシス、ダイコストを最大25%削減する新製品　DesignWare Medium Density NVM IPファミリーを開発

概要

• 追加のマスク生成などの開発ステップが不要なプログラマブルDesignWare Medium Density NVM IP が、ダイコストを最大25% 削減し、フラッシュ?メモリーと同等の機能を提供
  
• ビットカウントの低いNVM ソリューションと比較して5倍のデンシティで、最大64Kバイトのオンチップ?メモリーが実装可能に
  
• 組込みフラッシュ?メモリーの実装が適さない場合でも、オンチップ?プログラマブルNVM を搭載したマイクロコントローラの組込みが180nm　5V CMOS ならびにBCDプロセスで可能に
  
• エラー検出订正（贰颁颁）机能の搭载により、信頼性がさらに向上
  

2015年1月29日　カリフォルニア州マウンテンビュー発 – 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、DesignWare Medium Density Non-Volatile Memory (NVM) IP ファミリーの提供開始を発表した。このMedium Density NVM IP は、ビットカウントの低いNVM とフラッシュ?メモリーの中間に位置するソリューションで、追加のマスク生成などの開発ステップは不要、ダイコストも最大25%削減できる。最大で64Kバイトのオンチップ?メモリーが実装可能となるため、スマート?センサー、電力管理、タッチスクリーン?コントローラなどのアナログIC にマイクロコントローラを組み込む際、拡張EEPROM やフラッシュ?メモリーが不要となる。

Semico Research 社　シニア?マーケット?アナリスト　Richard Wawrzyniak 氏は次のように語っている。「IC にマイクロコントローラを組み込むにあたって、设计者は、フラッシュ?メモリーを組み込むためのウェハーコストに苦しめられており、それを避けるにはディスクリート?メモリーを使用するしかありませんが、いずれもコスト高につく手法となってしまいます。シノプシス社のDesignWare Medium Density NVM IP は、ビットカウントの低いNVM とフラッシュ?メモリーの中間に位置するソリューションで、コスト増加を避けつつキロバイト級の不揮発メモリー機能を実装したい设计者にとって理想的なソリューションです」

DesignWare Medium Density NVM IP は、5V CMOS ならびにBCD プロセスでフラッシュ?メモリー機能を実装できる組込みプログラマブルNVM ソリューションである。エラー検出订正（贰颁颁）机能の搭载により、信頼性がさらに向上し、実装にかかる工数も削減できる。また、ビットカウントの低いNVM ソリューションと比較して5倍のデンシティで、アクセスタイムが40ナノ秒と高速なため、高速読み出し/リアルタイム?コンピューティング機能を実現できる。さらに、-40℃～125℃という優れた温度耐性と10年間にわたるデータ保持機能が、シノプシスのラボでの非常に厳格なキャラクタライゼーション/クオリフィケーション/リライアビリティ?テストで実証されている。

シノプシス　IP&プロトタイピング　マーケティング担当副社長 John Koeter は次のように述べている。「マイクロコントローラ搭載アナログIC では、より大容量のメモリーが必要とされるようになっており、设计者は、機能を犠牲にすることなく低コストで実装できるメモリー?ソリューションを求めています。DesignWare Medium Density NVM IP をご活用いただくことにより、こうした设计者の皆様は、フラッシュ?メモリーに代わる低コストなソリューションを手にすることができるだけでなく、開発リスクを抑えつつ必要な機能全てをSoC に組み込むことができるようになります」

提供可能时期
DesignWare Medium Density NVM IP は、TSMC 社180nm 5V CMOS ならびにBCD プロセスで、早期適用企業向けに提供を開始している。

DesignWare IP について
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIP のリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP 群は、デジタル?コントローラIP/PHY/次世代検証用滨笔からなる完全なインターフェイス（业界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック?ライブラリ、プロセッサ?コアならびにサブシステムで構成されている。短期間でのプロトタイプ開発、ソフトウェア開発、SoC へのIP 統合を可能にするため、シノプシスのIP Acceleratedイニシャティブは、IP プロトタイピング?キット、IPソフトウェア開発キット、カスタマイズ済みIPサブシステムを提供している。シノプシスのIPソリューションは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、设计者は、IP のSoC への統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。 詳細情報は http://www.synopsys.com/designwareより入手可能。

シノプシスについて
六合彩直播开奖. (Nasdaq上場コード:SNPS) は、グローバル?エレクトロニクス?マーケットでテクノロジ?イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する设计/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子设计自動化 (EDA) ならびに设计資産 (IP) のリーディング?カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を设计開発している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。