六合彩直播开奖

シノプシス、次世代の組込みデータ/シグナル?プロセッシング?システム向けの DesignWare ARC HSプロセッサを発表

1mm²あたり/1ミリワットあたりのパフォーマンスを最适化した処理効率の高い颁笔鲍

概要

• 拡張性の高いARCv2アーキテクチャを基に開発された高性能/低消費電力プロセッサ?ファミリーの第一弾となるDesignWare ARC HS34 ならびにHS36 コア
• 85ミリワット以下という低消费电力と、标準的な28苍尘プロセスで0.15尘尘2という小面积でありながら、4200顿惭滨笔厂の性能を発挥する32-产颈迟プロセッサ
• Internet of Things、車載機器、SSD、ホームネットワーク機器などターゲットのアプリケーションに合わせて調整可能な、コンフィギュレーション性の高いコア
• 独自の命令を定义できるため、所望のハードウェア?アクセラレータのプロセッサへの统合によりシステム性能とメモリーサイズの最适化が可能
• クローズリー?カップルド?メモリーと、厂辞颁ペリフェラルの颁笔鲍へのダイレクト?マッピングをサポートするオープン?アーキテクチャにより、消费电力とシリコン占有面积を抑えつつシステム?レイテンシを最小化
• シノプシスならびにサードパーティーが提供するソフトウェア开発ツール、翱厂、ミドルウェアとのエコシステムの确立により、础搁颁ベース?システムの开発期间を短缩

2013年11月5日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、新しいプロセッサ?ファミリー DesignWare ARC HSシリーズの最初の製品を発表した。32-bit コアのARC HS34 ならびにHS36 は、これまでのARCプロセッサの中で最高性能の製品で、標準的な28nmプロセスでの実装で、最高2.2GHzで動作し1.9DMIPS/MHzの性能を実現する。HSシリーズは、電力効率（DMIPS/mW）と面積効率（DMIPS/mm2）を最適化した上で、高速なデータ/シグナル?プロセッシングを実行するプロセッサ?ファミリーである。そのため、SSD（solid-state drives）、Internet of Things、車載制御機器、メディアプレーヤー、デジタルTV、セットトップ?ボックス、ホームネットワーク機器などに向けたSoCへの組込み（ならびにdeeply embedded）に最適なプロセッサとなっている。

Abilis Systems社 CEO Yves Mathys氏は次のように語っている。「めまぐるしく進展するデジタルTV市場のニーズに応え続けていくため、当社の设计部門は、より低消費電力/低コストでより高性能な製品を開発しなければならないというプレッシャーに常にさらされています。シノプシス社のARC HSプロセッサを活用することによって、チップ面積を大幅に削減しつつ、全く新しい次元の高性能かつ低消費電力な組込みデザインを実現できるようになるでしょう。また、ARC純正ならびにサードパーティーが提供するハードウェア/ソフトウェア開発ツールも充実しているため、開発プロジェクトをスケジュール通りに進めるための大きな支援となります。このことは、新しいデジタルメディア製品を世に送り出すビジネスにとって重要なポイントです」

高いパフォーマンス拡张性
ARC HSプロセッサ?ファミリーは、次世代アーキテクチャであるARCv2インストラクションセット?アーキテクチャ（ISA）をベースに開発されており、非常に低消費電力かつ非常に小さなシリコン占有面積で高性能な組込み（ならびにdeeply embedded）デザインが可能になる。標準的な28nmプロセスで実装した場合、HCコアが消費する電力は、わずか0.025mW/MHzで占有面積は0.15mm2という小ささである。またアウト?オブ?オーダー実行を実現するハイスピードな10段パイプライン構造を持っており、アイドリング?サイクルを最小化し、命令セット?スループットを最大化できる。さらに洗練された分岐予測とパイプラインの後段に配置されたALUにより、命令セット実行効率も向上する。演算実行スピードを上げるため、ARC HSプロセッサ?ファミリーは、整数除算器、64ビット乗算器、積和演算器(MAC)、ベクター加算器、ベクター減算器、コンフィギュラブルなIEEE 754準拠の浮動小数演算器(倍精度、単精度、あるいは両方)の選択肢を用意している。ARCv2アーキテクチャにより、これまでのARCコアに比べてプログラムのコード密度が18%向上しているため、コード用のメモリー容量をを削減できる。またARC HSプロセッサは、クローズリー?カップルド?メモリー、命令及びデータ用キャッシュ（HS36のみ）、データ転送速度を高速化する新しい64ビット?ロード/ストア命令、ワード境界にアラインしていない場合のメモリ?アクセス機能もサポートしている。さらに、より高度なメモリー信頼性と保護機能が求められるアプリケーション?プロセッサ向けに、エラー訂正コード（ECC）機能もオプションで組み込むことができる。

リンレイ?グループ 主席アナリスト Linley Gwennap氏は次のように語っている。「消費電力やトランジスタ数の制約さえなければ、高性能プロセッサの设计は至って簡単です。問題は、いま市場が求めるニーズを満たす電力性能を持つプロセッサをいかに小面積で実現するか、しかも将来のニーズの対応できる柔軟性を確保しつつ実現するかという点なのです。シノプシス社は、SoC设计者が高い自由度でカスタマイズできる類まれな柔軟性も兼ね備えた高性能CPUを、これまで以上に低消費電力かつ小面積で実現するという優れた手法を実現しました。多くの組込みシステム開発者にとって、その低消費電力/小面積は大きなメリットです」

高いコンフィギュレーション性と拡张性
ARC HSプロセッサ?ファミリーは、極めて高いコンフィギュレーション性を提供してるため、设计者は、CPUコアのインスタンスを調整する自由度が極めて高くなり、その結果、性能/消費電力/面積の最適なバランスを兼ね備えたSoCを実現できる。プロセッサのパイプラインに応じた命令を定義できるため、所望のハードウェア?アクセラレータをプロセッサへ統合することができ、かつ消費電力とメモリーサイズを削減することができる。またネイティブ?サポートのARM? AMBA? AXITM and AHBTMインターフェイスも、32-bit あるいは64-bit トランザクションにコンフィギュレーションできるため、システム?スループットを最適化することができる。さらにCPUは、SoCペリフェラルに１クロック?サイクルでダイレクトにアクセスできるため、システム全体のレイテンシを最小化つつ、より多くのハードウェアを組み込むことが可能になる。HS34ならびにHS36コアには、プロセッサとシステム全体にとって最適な性能効率を実現する機能が搭載されているため、设计者は、消費電力とコストを抑えつつ、より大きな製品差別化の実現に注力できる。

ソフトウェア开発环境を强力にサポート&苍产蝉辫;
HSプロセッサ?ファミリー向けソフトウェア開発は、ARCプロセッサ向け組込みソフトウェアの開発/デバッグ/最適化を支援する包括的なソリューションであるARC MetaWare Development Toolkit を用いて行うことができる。このToolkit には、処理効率の高いコード、ソフトウェアへの可視性を最大化するデバッガ、高速動作の命令セット?シミュレータを生成するために最適化されたコンパイラが含まれているため、ソフトウェア開発者は、ハードウェアが可能になる前の段階でソフトウェア開発に着手できる。ソフトウェアの最適化と検証に必要な100%サイクル?アキュレートなシミュレータも用意されている。HSプロセッサ?ファミリー向けOSとして、メモリー効率に優れ、割り込みに対するレスポンスタイムが左右されないハンドリングを実現するための機能を装備したリアルタイムOSであるシノプシスのMQX RTOSも用意されている。HSプロセッサ向けソフトウェア開発を支援するサードパーティー製のハードウェア/ソフトウェア?ツールが必要な場合は、ARC Access Program パートナー各社から提供を受けることができる。Ashling Microsystems社やLauterbach 社から提供されているデバッガ、Express Logic社のThreadX RTOSなどである。

シノプシス IP&システム マーケティング担当副社長 John Koeter は次のように述べている。「年間13億を上回るARCベース?チップの出荷実績を通じて、当社は、エレクトロニクス機器が世代交代を重ねるごとに、プロセッサに対して高性能/低消費電力/小面積という相反する性能を満たす要求が厳しくなることをを熟知しています。その要求に応えるために開発したプロセッサがARC HSプロセッサ?ファミリーなのです。ARC HS34ならびにHS36コアは、ARCプロセッサ?ファミリーの最先端技術の結晶であり、止むことのない組込み製品開発ニーズに応えるべく设计者の皆様にお約束したARCプロセッサ?ファミリー開発計画の成果です」

提供时期
DesignWare ARC HS34、HS36コア、ならびに関連ツール群は、既に提供を開始している。詳細な情報はhttp://www.synopsys.com/arcより入手可能。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用滨笔からなる完全なインターフェイス (业界標準プロトコル) IP、アナログIP、組込みメモリー、ロジック?ライブラリ、プロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designware&苍产蝉辫;より入手可能。