六合彩直播开奖

シノプシス、データセンター機器向けDesignWare IPポートフォリオを拡充する Enterprise 40G Ethernet Controller IPを発表

先進のデータセンター向けSoCに求められるスループットとサービス品質に対応すべく最適化されたDesignWare IP

概要

• ータセンター?システムのスループットとサービス品質向上の要請に対応するため、高性能? 低消費電力に最適化されたDesignWare Enterprise 40G Ethernet MAC IPならびにPCS Controller IP
• DesignWare Enterprise 40G Ethernet Controller IP、Enterprise 10G PHY IP、検証用滨笔からなる完全な 40G Ethernet IPソリューション
• 1G、2.5G、10G、40Gの伝送速度をサポートしているため、エンタープライズ?システム设计者はより 高速な転送レートへのグレードアップが容易に
• EthernetベースLAN向けのIEEE 802.3最新仕様のサポートにより、IPの統合とインターオペラビリティ 確保が容易に
• 1G/10G Ethernet、DDR4/3、PCI Express? 3.0/2.0、USB 3.0/2.0、SATA 6G、ARM? AMBA? AXI4?
  ならびに AMBA 3インターコネクト、ロジック?ライブラリ、組込みメモリー、シノプシス ARCプロセッサと共に、データセンター機器向けDesignWare IPポートフォリオを構成
• Energy-Efficient EthernetならびにWake-on-LAN機能により、大きな電力が必要なデータセンターの 消費電力を削減

2013年10月22日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス (六合彩直播开奖.、Nasdaq上場コード:SNPS) は本日、シノプシスが提供する完全なEnterprise 40G IPソリューションの一部となるDesignWare Enterprise 40G Ethernet MACならびにPCS Controller IPを発表した。“メガ?データセンター”の必要性の高まりに伴い、データセンターの小型化、低消費電力化、運用コストの削減が大きな問題となっている。DesignWare Enterprise 40G Controller IPは、Energy-Efficient Ethernet (EEE) 技術とWake-on-LAN機能に対応しているため、システム?アーキテクトは、Software Defined Networking (SDN) や低消費電力マイクロ?サーバーといったデータセンター?システムに求められる低消費電力性能と低レイテンシの要件を満たすことが可能となる。またDesignWare Enterprise 40G Ethernet MAC IPならびにPCS Controller IPは、IEEE 802.3-2012で定義されているIEEE 802.3ba仕様に準拠しているため、设计者は、そのコンフィギュレーション設定とSoCへの組込みで問題に遭遇するリスクを抑えインターオペラビリティの確保が容易になる。

ARC EM リンレイ?グループ　シニア?アナリスト Jag Bolaria氏は次のように語っている。「データセンターでは消費電力の削減が大きなテーマとなっており、Ethernetベースのネットワーク上での大量のデータの送受信には、1ワットあたりの性能を向上させるためワンチップにより多くの高速I/OとCPUコアを搭載する必要があります。次世代のサーバー?オンチップ?デザインでは、サーバーの小型化と低消費電力化を実現するために、40G Ethernet、DDR3L/DDR4 SDRAM、PCI Express、SATAといった外部システム?ロジックやインターフェイスを統合していく必要があります。このサーバー?オンチップの新トレンドは、こうした機器に搭載される必要のある様々な機能のIPを幅広く提供しているシノプシスのようなサードパーティIPベンダによって現実のものとなります」

大量の電力を消費するエンタープライズ?サーバーの需要増大に伴い、低消費電力化はデータセンター?システム向けSoCの重要な差別化要素となっている。DesignWare Enterprise 40G Ethernet Controller IPは、パワーダウン?モードでLANウェイクアップ?フレームやマジック?パケット?フレームを検知できるWake-on-LAN機能を搭載することにより、消費電力の低減を実現している。この機能とシステムのパワーダウン?モードを組み合わせて使うことにより、本当に必要なときにだけシステムを起動することが可能になるからである。また、シノプシスが提供するインターフェイス滨笔は、1G～40Gの伝送レートに必要なPHY　IPとの組み合わせが容易なため、设计者は、将来の開発プロジェクトに備えてより高速な伝送レートへのアップグレード?パスを確保しつつ、現在のプロジェクトに必要な伝送レートを選ぶことができる。

さらに、DesignWare Enterprise 40G Ethernet Controller IPは、Ethernetが送受信していないときの無駄な電力消費を回避するため、Energy-Efficient Ethernet (EEE) のためのIEEE 802.3az仕様に準拠している。このEEE技術の活用により、システムのアイドリング時間を有効に活用して、既存の機器の機能を妨げることなく消費電力を最大50%削減できるようになる。こうした低消費電力化は、エネルギー節減のメリットだけでなく、より多くのポートの搭載を可能にしエンドユーザーに運用コスト削減メリットをもたらすことになる。

DesignWare Enterprise 40G Ethernet Controller IPは、1G/10G Ethernet、DDR4/3、PCI Express 3.0/2.0、USB 3.0/2.0、SATA 6G、ARM AMBA AXI4ならびに AMBA 3インターコネクト、ロジック?ライブラリ、組込みメモリー、ARCプロセッサと共に、シノプシスのデータセンター機器向けIPポートフォリオを構成している。このIPポートフォリオにより、ローレイテンシ、低消費電力、マルチ?ポート?メモリー、I/O仮想化、データセンター?ブリッジ、FIS (Frame Information Structure) ベースのスイッチ、TCPセグメンテーション?オフロード、Energy-Efficient Ethernet (EEE) など、データセンター向けSoCに必要となる重要な機能を実現できる。シノプシスはデータセンター?システム向けSoCの開発に必要な各種IP群を提供しているため、设计者は実績豊富なIPベンダから一括して調達したソリューションを使って、IP統合リスクを削減し、设计目標をより短期間で達成できるようになる。

シノプシス IP&システム マーケティング担当副社長 John Koeterは次のように述べている。「当社は、Ethernet IPで450以上ものデザイン?ウィン実績を持つEthernet IPのリーディング?プロバイダであり、最先端のデータセンター向けSoCの開発に必要とされる低消費電力、性能、低レイテンシを兼ね備えた高品質なEthernet IPソリューションを開発し続けています。当社の包括的なデータセンターIPソリューションにDesignWare Enterprise 40G Ethernet Controller IPが加わることにより、设计者の皆様は、革新的なネットワークSoCやサーバーSoCをいち早く市場投入できるようになります。これにより、次世代クラウド?コンピューティングの成長を後押しすることになります」

提供时期
DesignWare Enterprise 40G Ethernet MAC IPならびにPCS Controller IPは既に提供を開始している。また、データセンター機器向けに必要なその他のIP (1G/10G Ethernet、DDR4/3、PCI Express 3.0/2.0、USB 3.0/2.0、SATA 6G、ARM AMBA AXI4ならびに AMBA 3インターコネクト、ロジック?ライブラリ、組込みメモリー、ARCプロセッサ) も提供を開始している。

• DesignWare Enterprise 40G Ethernet Controller IPウェブ?セミナーへは下記より参加可能
  http://seminar2.techonline.com/registration/distrib.cgi?s=2075&d=4112
• DesignWare Enterprise 40G Ethernet Controller IPの詳細情報は下記より入手可能 
  http://www.synopsys.com/IP/InterfaceIP/Ethernet/Pages/dw-enterprise-40g-ethernet-controller-ip.aspx

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用滨笔からなる完全なインターフェイス (业界標準プロトコル) IP、アナログIP、組込みメモリー、ロジック?ライブラリ、プロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。