六合彩直播开奖

富士通研究所、シノプシスのProcessor Designerを用いて3G/LTEモデム向けカスタム?プロセッサを開発

市販されているDSP IPに比べて消費電力が20%少ないカスタムDSPを開発

概要

• シノプシスのProcessor Designer ツールセットが、性能、消費電力、面積の最適解を見つけるためのプロセッサ?アーキテクチャ検討にかかる期間を短縮
• 富士通研究所は、Processor Designerを用いて市販の一般的なDSPと比べて、より高性能で消費電力も20%少ないマルチ?モード3G/LTEモデム向けカスタムDSPを開発
• Processor Designerが自動生成するソフトウェア開発ツール群により、プロジェクト早期段階でのソフトウェア開発とデバッグを実現

2013年7月9日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、富士通研究所がシノプシスのProcessor Designerを用いてマルチ?モード3G/LTEモデム向けカスタムDSPを開発したと発表した。従来のマルチモード?モデムは、消費電力を最適化するために、それぞれの動作モードに適したハードウェア?ブロックを必要としてきた。富士通研究所では、Processor Designerを用いてカスタムDSPを開発することにより、一つのプロセッサで3GとLTEの両方のモードに対応でき、市販のDSPと比べて消費電力を20%削減することに成功した。

Processor Designer は、特定用途向けプロセッサ（ASIP）の设计と最適化を自動化するツールで、カスタム?プロセッサやプログラマブル?アクセラレータの開発にかかる期間を短縮する。ASIPは、特定のアプリケーションの実行に最適な性能/消費電力バランスを提供するカスタム?プロセッサ?コアで、決まった処理しか行えないハードウェア?ブロックとは異なり、ソフトウェア?プログラムにより柔軟な機能を提供することができる。富士通研究所は、3G/LTEベースバンド?プロセッサをよりシンプルでより高性能なものとするためにProcessor Designerを活用した。このプロセッサでは、個々の信号処理プロセスを実行するために個別のハードウェア?ブロックを実装するのではなく、ソフトウェア処理で実行する。

株式会社 富士通研究所　ユビキタスプラットフォーム研究所　エンベデッドプラットフォーム研究部　主任研究員　毛利真寿氏は次のように語っている。「ソフトウェア無線技術を活用するためのカスタムDSPを高性能かつ低消費電力なものにするには、设计生産性を向上させ開発期間を短縮するための柔軟なツール群や、最適化されたRTLを自動生成してくれるソリューションが必要になります。Processor Designer は、高品質で最適なソリューションを业界に提供し続けてきた輝かしい実績を持っており、今回当社が達成した最新カスタムDSPの開発成功は、それを再確認するものです」

Processor Designerが提供する高度な自動化技術により、设计者は、命令セット?シミュレータ（ISS）/ソフトウェア開発ツール/RTLモデルなどの生成や、それらの一貫性チェックに労力を費やすのではなく、アーキテクチャの検討やASIPの開発そのものに注力することができるようになる。Processor Designer によって実現される開発環境の堅牢性は、プロセッサ記述言語 LISA（Language for Instruction Set Architecture）に由来する。LISAは、レジスタ?ファイル、パイプライン、ピン、メモリー、キャッシュ、インストラクションなど、プロセッサに必要とされるコンポーネントを全て内蔵している。Processor Designer は、LISA言語で定義されたプロセッサ仕様を単一のソースとして使用し、ISS/ソフトウェア開発ツール（アセンブラ、リンカ、コンパイラなど）/論理合成可能なRTLを自動生成する。こうした自動化機能を活用することにより、富士通研究所では、トップダウン设计手法を確立し、RTLコードを生成する前にDSP機能のビヘイビア?シミュレーションを実行できた。

シノプシス　IP&システム　マーケティング担当副社長　John Koeter は次のように述べている。「カスタム?プロセッサは、デジタル信号処理や組込みビジョン機器の開発にあたって、仕様が固定されたハードウェア设计手法よりも大きなメリットを提供します。富士通研究所様によるカスタムDSP開発の成功は、Processor Designer によって设计者がいかにプロセッサ?アーキテクチャ検討を短期間で実行でき、ハードウェアとソフトウェアの開発コストを削減しつつプログラマビリティと性能のベスト?ミックスを実現できるかを象徴するものです」

提供可能时期
Processor Designer は、既に提供を開始している。
Processor Designer の详细情报は、http://www.synopsys.com/PD&苍产蝉辫;より入手可能。

シノプシス?ユーザーズ?ミーティング
富士通研究所によるProcessor Designer 活用事例の詳細は、2013年7月12日（金） パシフィコ横浜 会議センターで開催されるシノプシス?ユーザーズ?ミーティングで発表される。

详细情报は、http://www.synopsys.com/apps/japan/jsnug2013/ &苍产蝉辫;より入手可能。