六合彩直播开奖

サムスン電子、シノプシスのIC Compilerを用いて1ギガヘルツ以上で動作するARM Cortex-A15をテープアウト

业界初、ARM CortexTM-A15コアをモバイル機器向けSoC上に実装

2012年4月30日 カリフォルニア州マウンテンビュー発 - 半導体设计?製造ツールならびにIPの世界的リーダーであるシノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、サムスン電子と協業してARM Cortex-A15 MPCoreTMプロセッサ?コアの実装に成功したと発表した。サムスン?オースティン?リサーチ?センターが、シノプシスのGalaxyデザイン?プラットフォームの基幹ツール IC Compilerの配置配線テクノロジを使って実装した。このCortex-A15コアは、业界に先駆けてモバイル機器向けSoCに組み込まれ、サムスン社の32nm　ローパワー?プロセスで1ギガヘルツを超す動作速度を達成した。この性能は、高性能デザインを実現するEDAテクノロジと革新的な実装最適化テクニックの組み合わせによって実現したもので、異なるプロセス?ノードでの高性能デザインを実装するためのツールに選ばれたのはシノプシスのIC Compilerである。

サムスン?オースティン?リサーチ?センター　副社長　Keith Hawkins氏は次のように語っている。「我々のミッションは、モバイル機器やデジタル家電の市場向けの最先端プロセッサ?コアや画像処理コアを最小の消費電力と最高の動作性能で実装することです。量産ベースでのCortex-A15プロセッサ?コアのテープアウトは世界初です。我々が当初の計画どおり性能目標と消費電力目標を達成できたのは、ひとえにIC CompilerとGalaxyツール群のおかげです」

サムスン社は、デュアルコアCortex-A15プロセッサを300万インスタンスで実装した。使用したプロセス?テクノロジは32LP high-Kメタルゲート（HKMG）プロセスである。シノプシスは、Galaxyデザイン?プラットフォームの高性能デザイン実現テクノロジと最適化テクニックを活用した设计メソドロジの確立のため、サムスン?オースティン?リサーチ?センターと緊密に協業し、サムスン社の厳密な量産基準をクリアしてスケジュールどおりのテープアウトを達成した。プロセッサ実装の要となったのは、Design Compiler Topographical とIC CompilerのPhysical Datapathテクノロジであり、そのレジスタ構造化配置機能が低消費電力と省面積を実現した。Design Compiler Topographicalによって、配置配線工程を事前に考慮した論理设计のデバッグを行うことにより、ライブラリの問題点やネットリスト出力後そして配置後に発生する問題を迅速に把握し、タイミング设计を収束させることができた。IC CompilerやPrimeTimeが実現するクロック?メッシュは、高性能なコアの実現に必要となるロー?スキューやオンチップ?バリエーション（OCV）耐性強化を実現した。

シノプシス　インプリメンテーション?グループ　ジェネラルマネージャー兼上級副社長　Antun Domicは次のように述べている。「スマートフォンやタブレット端末市場での大きなシェアが示すように、サムスン社はモバイル機器向けチップ開発のリーディング?カンパニーです。同社は、次世代モバイル製品の最前線での開発を通じて、数多くの技術革新を実現し、IC compilerを高性能设计を目指す设计者が選ぶ先進のツールに育ててくれました。ギガヘルツ超という驚愕の性能を持つプロセッサ?コアを実現できた事実が、当社とサムスン社の協業がもたらすメリットの大きさを物語っています」