六合彩直播开奖

FPGA論理合成ツール Synplifyファミリーの最新バージョンが -- デザインの信頼性を高め、FPGAベース?プロトタイピングの生産性を向上させる新機能を提供

実行時間を最大30%短縮、メモリー誤動作を回避する设计機能を追加

Synplify Pro/Premier 2012.03バージョン概要

• デザインの完成までに発生する多数の设计のやり直しを大幅に削減するContinue On Error機能。
• Triple Modular Redundancy機能とRAMのエラー修正コード推定/挿入機能により、シングル?イベント?アップセットなどのメモリー誤動作の可能性を削減。
• 贬补尘尘颈苍驳-3エンコーディングを组み込んだ耐故障性の高い有限ステートマシンを生成することにより、信頼性を高めたデバイス动作を実现。
• 合成アルゴリズムの改善により、より高速な実行时间を実现。

2012年4月2日 カリフォルニア州マウンテンビュー発 - 半導体设计?製造ツールならびにIPの世界的リーダーであるシノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、FPGA論理合成ツール Synplify ProならびにSynplify Premierの最新バージョンの提供開始を発表した。このSynplify　2012.03バージョンでは、合成アルゴリズムの改善により、実行時間を最大で30%削減できる。またSynplify Premierには、新しいContinue On Error機能が搭載されており、これによりFPGA设计者は、HDL記述によるデザイン定義に欠落/不備や間違いがあった場合でも、HDLのコンパイル過程でそれらを修正しては再度コンパイルをやり直すのではなく、最終段階までコンパイルを続行し、最後にエラーレポートを生成した上ですべてのエラーを一度に修正することができるため、设计期間を短縮することができるようになる。この機能は、元のSoC设计者が記述したHDLコードの内容をよく知らない状況で作業を開始するプロトタイプ開発者にとっては、特に重要な機能である。さらに、この新しいSynplify Premierは、誤動作を起こす可能性のあるデザイン部分を特定し対策を施すために、Triple Modular Redundancy（TMR）機能（適用箇所を選択することも可能）、メモリーエラー修正コード推定/挿入（ECC：Error Correcting Code）機能、Hamming-3エンコーディングを搭載しており、これによって信頼性と耐故障性が高いFPGAデザインを自動的にインプリメントするフローを実現している。

アルテラ社　ソフトウェア/DSP/IPマーケティング担当ディレクター　Alex Grbic氏は次のように語っている。「当社のお客様は、常に厳しい製品開発期間短縮の要求にさらされており、设计をより迅速に完了することが不可欠となっています。当社のQuartusⅡソフトウェアが提供するコンパイルのメリットと、シノプシス社の新しいSynplifyファミリーとの組み合わせにより、両者共通のお客様は生産性を極限まで高めることができ、当社の最新の28nm FPGAデバイスの设计にかかる期間全体を短縮することが可能となります」

ザイリンクス社　设计メソドロジ?マーケティング担当シニアディレクター　Tom Feist氏は次のように語っている。「防衛、航空宇宙、医療、生産制御、自动车といった非常に高い安全性が求められる機器向けのチップは、最高レベルの品質基準と信頼性を満たさなければなりません。Synplifyファミリー 2012.03バージョンは、ECCを挿入したRAMをザイリンクスのメモリーマクロにマッピングし、自動的にデザインに組み込んでくれます。これは前述のような、誤動作の許されない、高い信頼性が要求される機器向けチップの设计には特に重要な機能です。」

Synplify　2012.03バージョンは、FPGA设计者に、设计期間大幅短縮のメリットを提供する。Continue On Error機能は、HDLのコンパイル中に発見したRTLの不具合を一つずつ修正していく非効率性を排除することにより、FPGAベース?プロトタイプ開発者の開発期間短縮ニーズに応える。これは、元のRTLソースコードの内容を熟知していないプロトタイプ開発者にとっては、非常に有益な機能である。新バージョンでは、HDLコンパイル中にRTLコードの欠落/不備や間違いに遭遇した場合でもコンパイル?プロセスを中断することなく続行し、それらのすべての不具合に関するレポートを生成する。これにより、個々にエラー修正しては再コンパイルを繰り返すのではなく、エラーレポートを元に修正作業を一度に行うことができるようになる。またASICのプロトタイプを開発するエンジニアの作業プロセスをよりシンプルなものにするため、Synplifyは、データパス?ラッチの変換機能を提供している。これによりASICデザインをFPGAに自動的にインプリメントできるようになるため、设计者は、単一のRTLソースコードをFPGAベースのプロトタイプ作成にも使用できるようになる。複数のFPGAを使用したプロトタイプの開発環境であるCertifyにも、Synplifyが提供する修正機能や変換機能が搭載されているため、Certifyユーザーは、プロトタイプの開発とバリデーションにかかる期間を短縮できるようになる。

またSynplify Premierは、信頼性の高いデザインをインプリメントする機能を向上させている。まず、TMRを適用するモジュールを選択して実行するなど、複数の誤動作最小化テクニックを活用して、シングル?イベント?アップセット（SEU）に代表される宇宙線の影響への対策を施す機能である。また、ECCを推定し自動的にデザインに組み込む機能を備えているため、FPGAベンダが提供するECCメモリーを最大限活用できる。さらに、Hamming-3エンコーディングを組み込んだ耐故障性の高い有限ステートマシン（FSM：Finite-state Machine）の生成により、FSMのレジスタ内で発生する可能性のある1ビット?エラーを自動的に特定/修正することができる。

シノプシス　ソリューション?グループ　マーケティング担当シニアディレクター　Ed Bardは次のように述べている。「厳しい開発期間短縮要求を満たしつつ新しいデザインを完成させるのは、设计チームにとって非常に困難な作業です。シノプシスの合成テクノロジは、设计の修正回数を劇的に削減し、不具合特定のための情報を早期に提供します。合成実行時間を短縮し、Continue On Error機能を提供する新しい合成アルゴリズムと階層デザイン?テクニックの組み合わせにより、FPGA设计者やFPGAベース?プロトタイプの開発者は、正しく動作するデザインの完成までにかかる期間を大幅に短縮でき、非常に高い結果品質を手にすることができるようになりました」

提供可能时期
Synplify Pro、Synplify Premierの2012.03バージョンは、既に提供を開始している。保守契約継続中のユーザーは、SolvNetアカウントよりダウンロードできる。Synplifyファミリーは、32もしくは64ビット?ワークステーションのWindows/Linux環境で動作する。