六合彩直播开奖

シノプシス、6つのプロトコルをサポートした业界初の28nm マルチギアMIPI M-PHY IPを開発

拡張性が高く、低消費電力、ローレイテンシで、占有面積の小さいDesignWare MIPI M-PHY IPにより
次世代モバイル厂辞颁の実现が可能に

2012年2月29日 モバイル?ワールド?コングレス（開催：スペイン バルセロナ）発 - 半導体设计?製造ツールならびにIPの世界的リーダーであるシノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、複数の伝送スピード?ギアを備え、様々なモバイル機器向け高速インターフェイス仕様に対応した新しいDesignWare MIPI M-PHY IPソリューションを発表した。DesignWare MIPI M-PHY IPは、2010年に提供を開始した业界初のシリコン実証済みDesignWare MIPI M-PHY IPをベースに開発されており、6種類のチップ間接続プロトコル仕様に対応できる业界初の28nmマルチギアIPソリューションである。サポートするプロトコル仕様は、JEDEC Universal Flash Storage（UFS）、USB SuperSpeed Inter-Chip（SSIC）、MIPI Alliance Low Latency Interface（LLI）、DigRF v4、そして今後仕様が確定するCSI-3とDSI-2の6つのインターフェイスである。複数の伝送スピードを実行でき、異なるプロトコル間のインターフェイスを実現できるアプリケーション?オリエンテッドなシノプシスのM-PHY IPにより、设计者は、ベースバンドICやアプリケーション?プロセッサ、その他のモバイル向けICの相互接続のためにMIPIインターフェイスを組み込む際の開発リスクと開発コストを抑えつつ次世代のデザインを実現できるようになる。

28nm DesignWare MIPI M-PHY IPを使用すれば、アプリケーションの要請に合わせてロースピードType-Ⅰ/Type-Ⅱモードでインターフェイスを実装できる。またDesignWare MIPI M-PHY IPは、1.248Gbpsから5.8GbpsまでカバーするハイスピードGEAR1、GEAR2、GEAR3モードにも対応した拡張性の高いソリューションとなっているため、広がり続ける伝送帯域幅のニーズに適宜対応して、以前に使用したIPを次世代デバイスに再利用することが可能になる。DesignWare MIPI M-PHY IPソリューションなら、様々なハイスピード/ロースピードのバーストモードや、アイドリング/スリープ/ハイバネーション?モードにスピーディに移行できるパワーマネージメント機能を使い分けられるため、モバイル向けSoCに求められる厳しい消費電力制約や面積制約を満たしつつ、必要な伝送レートに柔軟に対応できる。

Tektronix社 テクノロジ?ソリューション?マネージャー Mike Rizzo氏は次のように語っている。「シノプシス社はMIPI IP開発のテクノロジ?リーダーとして高い評価を受けており、当社は、将来の拡張性が確保されたDesignWare MIPI M-PHY IPとTektronix M-PHYテスト?スイートのインターオペラビリティを確かなものとするためにシノプシス社と協業を続けています。当社の代表的なオシロスコープ　DSA70000シリーズをはじめとするM-PHYテスト?スイートを使用すれば、设计者は、M-PHYの電気的な機能特性をテストした上で、高速なMIPIインターフェイスをモバイル向けチップセットに実装することが可能となります」

MIPI Alliance 会長兼議長 Joel Huloux氏は次のように語っている。「シノプシス社は長年に亘ってMIPIワーキング?グループの活動に貢献してくれており、モバイル?エコシステムを強固なものとするためにMIPI仕様の発展を支え続けてくれた企業です。新しいDesignWare MIPI M-PHY IPは、设计者にとって非常に使い易いソリューションとなり、インターフェイス機能の選択肢を広げるものとなるでしょう」

DesignWare MIPI M-PHY IPは、MIPI Alliance M-PHY v1.0仕様に準拠したIPソリューションである。シノプシスは、MIPI Allianceの仕様策定作業への積極的な参画を通じて、今後リリースされるMIPI M-PHY仕様に適合したIP開発を目指している。DesignWare MIPI M-PHY IPは、ロースピードType-Ⅰ/Type-Ⅱモード、ハイスピードGEAR1 A/B、GEAR2 A/B、GEAR3 A/Bモードをサポートしている。これらのモードをモジュール方式で組み合わせて使えるアーキテクチャとなっているため、様々なタイプの送受信レーンを実装することができ、プロトコル仕様で規定されているあらゆるモードと多岐にわたるシステム性能要求に対応できる。また、洗練されたクロック?リカバリー?メカニズムと低消費電力のクロック回路を実装できるため、厳しいタイミング制約を満たすために必要となるクロックと信号の整合性を確保できる。DesignWare MIPI M-PHY IPは、大小の振幅、スリューレート?コントロール、ディザリングなどの機能を提供しているため、電磁放射ノイズ（EMI）を改善できる。

シノプシス IP&システム マーケティング担当副社長 John Koeterは次のように述べている。「モバイル機能を統合したデバイスの増加に伴い、IPソリューションは、様々なエンド?アプリケーションの消費電力/性能目標を満たせるものでなくてはならなくなりました。様々なスピード?ギアとプロトコル仕様に対応することにより、28nm DesignWare MIPI M-PHY IPは、SoCにMIPIインターフェイスを組み込む際の開発リスクを削減できるだけでなく、将来のより高速な伝送レートにも対応できる柔軟な拡張性を備えた高品質なIPソリューションとなっています」

提供可能时期
マルチギア対応28nm DesignWare MIPI M-PHY IPは、早期導入契約の顧客向けに2012年（カレンダーイヤー）第二4半期に提供を開始する。詳細な情報はhttp://www.synopsys.com/mipiより入手可能。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用滨笔からなる完全なインターフェイス（业界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック?ライブラリ、コンフィギュアブル?プロセッサ?コアで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、 ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。