六合彩直播开奖

シノプシス、TSMC社の28nmプロセスに対応した -- エンベデッド?メモリーIPならびにロジック?ライブラリの提供を開始

最先端メモリーIPとロジックIPにより、低消費電力で最大性能を引き出せる28nm SoC最適化が可能に

2012年2月14日 カリフォルニア州マウンテンビュー発 - 半導体设计?製造ツールならびにIPの世界的リーダーであるシノプシス（六合彩直播开奖.、Nasdaq上場コード:SNPS）は本日、TSMC社の28nm High Performance（HP）ならびにHigh Performance for Mobile（HPM）プロセス?テクノロジ向けのDesignWare Embedded Memory IPならびにLogic Library IPの提供を開始したと発表した。シノプシスのDesignWare Embedded MemoriesならびにLogic Librariesは、リーク電流とダイナミック電流を抑えつつ高い動作性能を発揮できるよう開発されており、设计者は、開発中のSoC全体としての性能と電力効率を高めることができるようになる。この性能と消費電力のバランスは、特にモバイル機器向けチップの设计においては非常に重要となる。また、DesignWare STAR Memory Systemが提供する組込みテスト＆リペア?テクノロジと組み合わせて使用することにより、设计者は、テストコスト/製造コスト削減と高性能/低消費電力を両立させた28nm SoCを開発するために必要となる包括的な最先端IPソリューションを活用できるようになる。

AMD社 メモリーデザイン?シニアマネージャー Spencer Gold氏は次のように語っている。「各種のモバイル機器向けプロセッサやグラフィック?チップを開発していくにあたって、当社はシノプシス社の実績豊富な高品質IPを活用しています。同社のIP群は、非常に厳しい消費電力制約を満たしつつ非常に高い次元の性能を提供してくれるからです。当社では、65nm/55nm/40nmプロセスのチップ设计に、そして最近では28nmチップ设计にDesignWare Embedded Memoriesを活用し実チップとして送り出してきました。シノプシス社のIPが提供してくれる各種の最先端パワーマネージメント?モードを組み合わせて使用することにより、当社では、チップ性能を犠牲にすることなく、大幅な消費電力削減を達成することができました」

Movidius社 IC開発担当ディレクター Brendan Barry氏は次のように語っている。「当社は、モバイル機器、コンシュマー機器向け高詳細ビデオ?ソリューションのリーディング?プロバイダとしての見地から、モバイル?マルチメディア?プロセッサSoCの開発にあたって高性能と低消費電力を両立させることができるテクノロジを活用することは極めて重要なポイントであると考えています。3Dのようなアプリケーションに対して優れたソリューションを提供するには、ワットあたりの性能を突き詰めることが非常に重要になってきます。DesignWare Logic Librariesを使えば論理回路を効率的に合成できるため、クリティカルなタイミングパスの最適化やマルチチャネル?セルのリーク電力低減に要する期間を短縮できます。また、DesignWare Embedded Memoriesが提供してくれるLight Sleepモードのような独自のパワーマネージメント機能は、メモリーのリーク電流を半減させてくれるため、当社の性能目標を達成しつつ大幅な消費電力削減を実現するのに大いに役立ちました」

シノプシスの高性能?低消費電力なメモリーIPとスタンダードセル?ライブラリは、ファウンドリ各社の180nm～28nmプロセスをサポートしており、すでに10億を越すチップに組み込まれて出荷されているが、今回の新しいDesignWare IPは、このIPポートフォリオを拡充するものである。DesignWare Logic 28nm Librariesは、様々なしきい値とゲート長バイアスの組み合わせにより、様々な機器向けのSoCの開発で最適な性能と消費電力を達成できる。また、最小のダイエリアで高い製造歩留まりを確保でき、数ギガヘルツ級の性能を持ったチップを実現できるようにするために、論理合成に適したセルセットと配線が容易なスタンダードセル?ライブラリ?アーキテクチャを複数提供している。また、そのPower Optimization Kits（POKs）は、业界で一般に使われているローパワー设计フローで用いられている、シャットダウン、マルチボルテージ、ダイナミック?ボルテージ?スケーリング（DVFS）といった最先端のパワー?マネージメント機能を提供する。

ハイスピード、ハイデンシティ、ウルトラ?ハイデンシティといった各種DesignWare Embedded Memoriesを組み合わせて活用することにより、性能、消費電力、面積のトレードオフを柔軟に検討しながらSoC開発を実行できる。シノプシスの28nmメモリーIPには、モバイル機器向けのような低消費電力要請の厳しいチップ開発のために、ソースバイアスや様々なパワー?マネージメント?モードが組み込まれているので、リーク電流やダイナミック電流の浪費を大幅に削減できる。シノプシスのウルトラ?ハイデンシティ　2ポートSRAMや16Mビット?シングルポートSRAMコンパイラは、一般的なハイデンシティ?メモリーと比較して面積やリーク電流を40%まで削減できるため、SoC開発者は製品差別化のために、高性能、小面積、超低消費電力といった设计要素を精緻にブレンドしたメモリーをSoC上に組み込むことができる。

また、シノプシスのエンベデッド?メモリーにはDesignWare STAR Memory Systemが組み込まれているため、従来型のアドオン方式のBIST（built-in-self-test）＆リペア?ソリューションを用いる場合よりも、チップ面積を削減し、タイミング収束達成までにかかる期間を短縮できる。また、シリコン実装後のメモリー不良箇所と原因の自己診断とデバッグ機能も提供しているため、设计期間とテストコストを削減し、製造歩留まりを向上させることができる。

シノプシス　IP&システム　マーケティング担当副社長　John Koeterは次のように述べている。「エンベデッド?メモリーとスタンダードセル?ライブラリは、SoC设计の基礎を成す部分であり、设计工程の中で優れた性能、消費電力、面積を達成する上で非常に重要な役割を果たしています。当社がご提供する実チップ実証済みのエンベデッド?メモリーとロジック?ライブラリをご活用いただくことにより、SoC设计者の皆様は、最高の性能と最小の消費電力実現に向けて、チップ全体の设计を同時進行でチューンナップしていくことができます。当社のメモリーとライブラリがTSMC社の28nm HP/HPMプロセス対応に拡張されることにより、设计者の皆様は、これらのプロセス?テクノロジが提供する動作スピードと消費電力の特性を最大限に活用した设计が行えるようになります。その結果、量産開始までにかかる期間とリスクを抑えつつ、究極の差別化がなされた製品を送り出すという目標の達成が容易になります」

提供可能时期
TSMC社の28nm HP/HPMプロセス対応のDesignWare Embedded MemoriesならびにLogic Librariesは、各種SRAM、ROM、スタンダードセル、POKs、そしてオプションのオーバードライブ/ローボルテージPVTからなるDesignWare Duet Packageの一部として提供される。TSMC社 28nm HP/HPMプロセス対応Duet Packageは、すでに提供を開始している。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用滨笔からなる完全なインターフェイス（业界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック?ライブラリ、コンフィギュアブル?プロセッサ?コアで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、 ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。DesignWare IPコミュニティーへのご参加はこちらから。