六合彩直播开奖

RTL Architect是新思科技推出的一款前沿创新科技产物。作为行业领先的物理感知的RTL设计系统，RTL Architect解决方案可显著缩短开发周期并提供卓越的结果质量。

RTL Architect延续了新思科技Fusion设计平台中引入的”左移”策略，以解决设计周期早期的功率、性能、面积和拥塞（PPAC）所带来的挑战。

先进工艺节点的复杂性使得仅通过物理实现技术来满足PPAC目标变得更加困难，因此RTL设计人员的任务是探索特定领域的架构，以显著提高PPAC。RTL Architect提供了一个逻辑/物理工作台，可以准确预测架构变化对PPAC的影响，而无需等待物理设计团队的反馈意见，更早更快的得到可预测的结果。

设计规划（Design Planning）

RTL Architect的分层、设计规划基础架构可自动生成物理实现，并带有时钟树，为RTL设计者提供准确的功率、时序和面积估计。此外，RTL模块集成者可以使用设计规划功能来集成内部和第三方IP（比如图1Arteris? IP FlexNoC?互连集成），包括总线和流水线寄存器规划。这种快速而深入的前瞻（look-ahead），使设计人员不仅可以预测，还可以推动物理实现。

RTL设计经验 （RTL Design Experience）

RTL架构师的体验是围绕RTL设计器建立的。预测引擎将标准单元映射回RTL，这样设计者就可以看到代码变化对PPAC的直接影响。图2 搁罢尝交叉探测，显示了从各种设计视图到RTL的交叉探测能力。不同的彩色编码报告表示严重程度。

设计者可以通过从报表直接到布局的交叉探查，看到逻辑是如何物理实现的。这对于看到由RTL引起的拥塞热点（预测）是非常有用的，设计者可以用不同的架构进行实验以减少拥堵。图3显示了RTL Architect和Fusion Compiler的Place和Route引擎之"间的高度相关。

搁罢尝设计者关注的另一个关键问题是功耗。交互式功耗总结报告提供了关键功耗指标的概述，如蝉飞颈迟肠丑颈苍驳和驳濒颈迟肠丑功耗、濒别补办补驳别以及时钟门控效率。输出的报告是基于笔谤颈尘别笔辞飞别谤黄金签收功率分析引擎。生成的报告数据可进行分类、过滤和交叉探究至搁罢尝。极大的方便设计者对功耗和搁罢尝之"间的关系理解并进行早期的设计优化。